인텔은 근본적인 트랜지스터 디자인과 관련된 가장 큰 성과 중 하나로, 자사의 45나노 트랜지스터의 단열벽 및 스위칭 게이트를 구축하는 데 두 가지 신 소재를 사용하고 있다고 오늘 공개했다. 수억 개에 달하는 이 미세 트랜지스터(혹은 스위치)는 차세대 인텔 코어2 듀오, 인텔 코어2 쿼드 및 제온 제품군에 속하는 멀티 코어 프로세서에 탑재될 예정이다. 인텔은 출시를 계획 중인 총 15개의 45나노 프로세서 제품 중 최초로 선보인 다섯 개의 초기 버전 제품이 제대로 작동 중이라는 내용도 발표했다.

이 트랜지스터의 뛰어난 기능 덕분에, 인텔은 칩과 PC의 디자인, 크기, 전력 소모량, 소음 및 비용 측면에서 좋지 않은 영향을 미치는 트랜지스터 전기 누출량은 감소시키면서 기록적인 속도를 구현하는 데스크톱, 노트북 및 서버 프로세서를 개발할 수 있게 되었다. 또한, 새로운 트랜지스터는 첨단 기술 분야의 원칙 중에 하나인, 트랜지스터 수가 매 2년 마다 두 배로 증가한다는 무어의 법칙이 향후 10년 동안에도 계속 적용될 수 있도록 가능케 한다.

인텔은 자사의 차세대 45나노 제품군에 최초로 탑재된 45나노 프로세서(코드명 펜린)를 기반으로 타 반도체 기업들 보다 일년 이상 앞서가고 있다고 확신한다. 다섯 개의 서로 다른 시장을 공략하게 될 초기 다섯 개의 버전에는 윈도우 비스타, 맥 OS X, 윈도우 XP 및 리눅스 등의 운영체제뿐만 아니라 다양한 애플리케이션이 탑재되고 있다. 인텔은 올해 하반기로 예정된 45나노 기반 제품 생산을 계획대로 진행하고 있다.

“하이케이 및 메탈 게이트”가 적용된 인텔의 45나노 트랜지스터

인텔은 45나노 공정 기술의 트랜지스터 누출량을 현저히 감소시키면서 성능은 증진시켜 주는 새로운 소재들을 혁신적인 방법으로 결합, 적용한 최초의 기업이다. 트랜지스터 게이트 절연체에는 하이케이(high-k)라는 물질로 구성된 신 소재를, 트랜지스터 게이트 전극에는 여러 메탈 소재의 결합물이 사용된다.

인텔의 공동 창업자인 고든 무어(Gordon Moore)는 “하이케이 및 메탈 소재의 적용은 1960년대 후반 폴리실리콘(polysilicon) 게이트 MOS 트랜지스터가 출시된 이래 이뤄진 트랜지스터 기술 부문의 여러 변화 중 가장 괄목할 만한 일이다.”라고 말했다.

트랜지스터들은 디지털 세계의 1과 0을 처리하는 작은 스위치들이다. 게이트는 트랜지스터를 켜고 끄는 역할을 하며 게이트 절연체는 게이트 아래에 있는 단열재로써 전류가 흐르는 채널과 게이트를 분리시켜준다. 메탈 게이트와 하이케이 게이트 절연체의 결합으로 트랜지스터의 전류 누출량을 현저히 감소시키면서 성능을 강화시킬 수 있다.

인텔의 마크 보어(Mark Bohr) 시니어 펠로우는 “실리콘 한 개에 점점 더 많은 트랜지스터가 탑재되면서, 업계에서는 전류 누출 감소 방법을 지속적으로 모색하고 있다.”라며, “인텔의 기술자 및 개발자들은 인텔 제품 및 혁신적인 기술의 리더십을 확인시켜 줄 수 있는 괄목할 만한 성과를 이뤄냈다. 새로운 하이케이 및 메탈 게이트 트랜지스터를 자사의 45나노 공정 기술에 적용함으로써 인텔의 성공적인 코어 2 및 제온 프로세서 제품군의 기반 위에 속도와 에너지 효율성이 더욱 강화된 멀티 코어 제품을 구현할 수 있으며, 향후 10년 동안에도 무어의 법칙을 계속 적용하는 데 도움이 될 것이다.”라고 말했다.

비교를 위한 한 예로, 한 개의 인간 적혈구 표면에 인텔의 45나노 트랜지스터 약 400개가 채워질 수 있다. 불과 십 년 전에는, 250나노가 최첨단 공정 기술이었다. 이는 오늘 인텔이 발표한 기술과 비교했을 때, 트랜지스터의 크기는 5.5배, 면적은 30배나 컸음을 의미한다.

무어의 법칙에 따라 칩 한 개에 탑재된 트랜지스터의 수가 매 2년마다 두 배씩 증가하면서, 인텔은 더욱 많은 기능과 컴퓨팅 프로세싱 코어를 추가하고, 성능을 증진시키며, 제조 비용과 트랜지스터 당 제조 단가를 절감시키면서 기술을 혁신하고 제품을 통합할 수 있게 됐다. 이러한 기술 혁신의 속도를 유지하려면 트랜지스터의 크기가 점점 더 작은 크기로 계속 축소되어야만 한다. 하지만, 고밀도집적회로(LSI)의 최소 배선폭(feature size)이 원자 수준에 달하면서 생기는 전력 소모 및 열 발산 문제의 증가로 인해, 현재 활용 가능한 소재를 사용한 트랜지스터 크기 축소 능력은 근본적인 한계에 도달하고 있다. 그 결과, 새로운 소재의 적용은 무어의 법칙의 지속과 정보화 시대의 경제적 측면에 있어 필수적인 요소가 되었다.

45나노 공정 기술을 위한 인텔의 하이케이 및 메탈 게이트 적용법

실리콘 다이옥사이드(silicon dioxide)는 그 제조가능성 및 지속적인 트랜지스터 성능 증진 능력 때문에 점점 더 가는 형태로 변형되며 40년 넘게 트랜지스터 게이트 절연체 생산에 사용되었다. 인텔은 실리콘 다이옥사이드 게이트 절연체를 1.2나노 두께까지 성공적으로 축소시켰으며, 이는 다섯 개의 원자 층과 동일한 두께이다. 하지만, 지속적인 축소는 게이트 절연체를 통한 전력 누출량 증가를 초래했고, 결과적으로 전류 소모 및 불필요한 열 발생을 야기했다.

업계에서는 실리콘 다이옥사이드 게이트 절연체의 얇은 두께와 관련된 트랜지스터 게이트 전류 누출을 무어의 법칙이 직면한 가장 어려운 문제점으로 여기고 있다. 이 중요한 문제를 해결하기 위해, 인텔은 게이트 절연체 소재를 실리콘 다이옥사이드에서 조금 더 두꺼운 하프늄(hafnium) 기반의 하이케이 소재로 교체했고, 그 결과 40년 넘게 사용되던 실리콘 다이옥사이드와 비교했을 때 10배 넘게 전력 누출량을 감소시켰다.

하이케이 절연체는 현재 사용되는 실리콘 게이트 전극과 호환되지 않기 때문에, 인텔의 45나노 트랜지스터 소재 제조법의 다음 단계는 새로운 메탈 게이트 소재의 개발이 된다. 인텔은 현재 사용하는 특별한 소재가 무엇인지는 아직 밝히지 않은 가운데, 트랜지스터 게이트 전극에 서로 다른 여러 메탈 소재들을 결합하여 사용할 것이다.

인텔의 45나노 공정 기술에 적용된 하이케이 게이트 절연체 및 메탈 게이트의 결합은 드라이브 전류량을 20% 이상 증가시키거나 트랜지스터 성능을 더욱 강화시킨다. 거꾸로 말하면, 소스(source)-드레인(drain) 누출량을 다섯 배 이상 감소시켜, 트랜지스터의 에너지 효율성을 증진시킨다.

인텔의 45나노 공정 기술은 트랜지스터 집적도 또한 이전 세대 보다 약 두 배 정도 향상시켜주기 때문에 전체 트랜지스터 수를 증가시키거나 프로세서 크기를 축소시킬 수 있다. 45나노 트랜지스터들은 이전 세대보다 크기가 작기 때문에 스위치를 켜고 끄는데 더 적은 에너지를 소비하여 스위칭 파워를 약 30%까지 절감시킨다. 인텔은 자사의 45나노 인터커넥트(interconnect)의 성능 증진 및 전력 소모량 감소를 위해 로케이(low-k) 절연체가 탑재된 동선을 사용할 것이다. 또한, 가격 우위 및 높은 제조가능성을 제공하는 193나노 드라이 리소그래피(dry lithography)를 45나노 프로세서 제조에까지 확대, 적용하기 위해 혁신적인 디자인 규칙과 고급 마스크(mask) 기법도 사용하게 된다.

보다 강화된 에너지 효율성을 구현하게 될 펜린 제품군

펜린(Penryn) 프로세서 제품군은 인텔 코어 마이크로아키텍처의 파생물이자 새로운 공정 기술 및 새로운 마이크로아키텍처를 매 2년마다 제공하려는 인텔의 급속한 기술 발전의 다음 단계에 해당한다. 선도적인 45나노 공정 기술, 대량 제조 능력, 주요 마이크로아키텍처 디자인의 결합을 통해 인텔은 자사 최초의 45나노 펜린 프로세서를 벌써 개발할 수 있었다.

인텔은 데스크톱, 모바일, 워크스테이션 및 엔터프라이즈 시장 전반에 해당하는, 15개 이상의 45나노 기반 제품을 현재 개발 중이다. 듀얼 코어 프로세서에는 4억 개 이상의 트랜지스터가, 쿼드 코어 프로세서에는 8억 개 이상의 트랜지스터가 탑재되는 펜린 45나노 프로세서 제품군에는 우수한 성능 및 전력 관리 능력뿐만 아니라 코어의 속도 향상 및 최대 12메가바이트의 캐시를 구현하기 위한 새로운 마이크로아키텍처 기능들이 내장된다. 펜린 제품군 디자인은 미디어 애플리케이션 및 고성능 컴퓨팅 애플리케이션에 적합하도록 기능과 성능을 강화시키는 약 50개의 새로운 인텔 SSE4 명령어를 실행한다.